## **End of Result Set**

Generate Collection Print

L3: Entry 1 of 1

File: JPAB

Apr 28, 1994

PUB-NO: JP406120510A

DOCUMENT-IDENTIFIER: JP 06120510 A

TITLE: HIGH BREAKDOWN VOLTAGE MISFET AND SEMICONDUCTOR INTEGRATED

CIRCUIT

PUBN-DATE: April 28, 1994

INVENTOR - INFORMATION:

NAME

COUNTRY

KITAMURA, AKIO FUJISHIMA, NAOTO TADA, HAJIME

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI ELECTRIC CO LTD

APPL-NO: JP04309920

APPL-DATE: November 19, 1992

INT-CL (IPC): H01L 29/784

# ABSTRACT:

PURPOSE: To realize the high breakdown voltage MISFET having the high breakdown voltage and high current output capable of being mounted on the same substrate for the logic element such as CMOS, etc., at low breakdown voltage comprising a control circuit.

CONSTITUTION: The high breakdown voltage MOSFET is composed of a longitudinal type MISFET 25 formed on one side of a laterally extending well layer 2 and a drain part 26 formed on the other side of the same 2 while the second base layer 3 is formed on the surface of the well layer 2. Through these procedures, during the off-time of the MOSFET, the depletion layer extending over the part beneath the MOS part 25 and the second base layer 4 brings about JFET effect to realize the high breakdown voltage while during the on-time of the same, the occurrence of hot carrier can be suppressed by the second base layer 4 thereby enabling the high reliability to be realized.

COPYRIGHT: (C) 1994, JPO&Japio

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-120510

(43)公開日 平成6年(1994)4月28日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号 FI

技術表示箇所

H01L 29/784

9168-4M

H01L 29/78

321 X

# 審査請求 未請求 請求項の数23(全 18 頁)


	****		
(21)出願番号	特願平4-309920	(71)出願人	000005234
			富士電機株式会社
(22)出願日	平成4年(1992)11月19日		神奈川県川崎市川崎区田辺新田1番1号
		(72)発明者	北村 明夫
(31)優先権主張番号	特顯平4-217705		神奈川県川崎市川崎区田辺新田1番1号
(32)優先日	平4(1992)8月17日		富士電機株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	藤島 直人
			神奈川県川崎市川崎区田辺新田1番1号
			富士軍機株式会社内
		(72)発明者	· · · · · · · · · · · · · · · · · · ·
		(.5),0,7,1	神奈川県川崎市川崎区田辺新田1番1号
			富十重機株式会补内
		(74)代理人	弁理士 山田 稔


# (54)【発明の名称】 高耐圧MIS電界効果トランジスタおよび半導体集積回路

#### (57)【要約】

【目的】 制御回路を構成する低耐圧のCMOS等の論理素子と同一の基板に搭載可能で、高耐圧、高電流出力である高耐圧MIS電界効果トランジスタを実現し、信頼性が高く、かつ低製造コストのインテリジェントパワー半導体等の半導体集積回路装置を提供する。

【構成】 高耐圧MOSFETを横に広がったウェル層 2の一方に形成された縦型のMOS部25と、他方に形成されたドレイン部26とで構成し、ウェル層2の表面に第2ベース層4を形成する。これにより、オフ時には、MOS部25および第2ベース層4直下に広がる空乏層がJFET効果をもたらし高耐圧が実現でき、オン時には、第2ベース層4によりホットキャリアの発生が抑制されるので高信頼性を実現できる。





## 【特許請求の範囲】

【請求項1】 第1導電型の半導体基板上に形成された 第2導電型のウェル領域と、

このウェル領域の一端に形成された1対の第1導電型の第1ベース層、この第1ベース層内に形成された第2導電型のソース層、およびこの1対のソース層に亘って絶縁ゲート膜を介して設置されたゲート電極を具備するMIS部と、

前記ウェル領域の他端に形成された第2導電型のドレイン層を具備するドレイン部とを有する高耐圧MIS電界 10 効果トランジスタであって、

前記MIS部とドレイン部とに亘って前記ウェル領域の表面に第1導電型の第2ベース層を介してフィールド酸化膜が形成されていることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項2】 請求項1において、前記ドレイン層は、前記ウェル領域と該ドレイン層の端部が接続するように 形成されたブレイクダウン型のドレイン層であることを 特徴とする高耐圧MIS電界効果トランジスタ。

【請求項3】 請求項1または2において、前記ドレイ 20ン層の下方に第1導電型の高濃度埋込層が形成されていることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項4】 請求項1ないし3のいずれかにおいて、前記MIS部は、前記ソース層およびドレイン層に略30Vの逆バイアス電位が印加されると、前記1対のベース層から前記ウェル領域に空乏層が広がる高耐圧MIS部であることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項5】 請求項1ないし3のいずれかにおいて、前記ソース層に接続されたソース電極が前記第2ベース層上のフィールド酸化膜上に略5μm以上延長されたフィールドプレート型ソース電極であり、前記ドレイン層に接続されたドレイン電極が前記第2ベース層上のフィールド酸化膜上に略5μm以上延長されたフィールドプレート型ドレイン電極であることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項6】 請求項1ないし5のいずれかにおいて、前記第2ベース層の不純物濃度は、前記第1ベース層の不純物濃度に比して低いことを特徴とする高耐圧MIS 40 電界効果トランジスタ。

【請求項7】 請求項1ないし6のいずれかにおいて、 前記ドレイン層を中心に前記第2ベース層および前記ソ ース層が略同心円状に形成されていることを特徴とする 高耐圧MIS電界効果トランジスタ。

【請求項8】 請求項7において、前記第2ベース層は、前記ウェル層が前記フィールド酸化膜に対し露出した少なくとも1箇所の露出部分を備えていることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項9】 第1導電型の半導体基板上に形成された 50 ドレイン層であることを特徴とする高耐圧MIS電界効

第2導電型のウェル領域と、

このウェル領域の一端に、第1導電型のベース層、このベース層内に形成された第2導電型のソース層、およびこのソース層から前記ウェル領域に亘って絶縁ゲート膜を介して設置されたゲート電極を具備するMIS部と、前記ウェル領域の他端に形成された第2導電型のドレイン層を具備するドレイン部とを有する高耐圧MIS電界効果トランジスタであって、

2

前記MIS部とドレイン部とに亘る前記ウェル領域の表面上の少なくとも1部にゲート絶縁膜を介して導電領域が設置されていることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項10】 請求項9において、前記導電領域はポリシリコン製であることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項11】 請求項9または10において、前記M IS部とドレイン部とに亘る前記ウェル領域の表面の少なくとも1部に第1導電型のオフセット領域が形成されていることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項12】 請求項11において、前記オフセット 領域の少なくとも1部は、前記ゲート電極の下方に形成 されていることを特徴とする高耐圧MIS電界効果トラ ンジスタ。

【請求項13】 請求項11または12において、前記 オフセット領域は少なくとも2以上のオフセット島領域 を備えていることを特徴とする高耐圧MIS電界効果ト ランジスタ。

【請求項14】 請求項11ないし13のいずれかにお30 いて、前記MIS部は、少なくとも1対の前記ベース層およびソース層と、これらのソース層から前記ウェル領域に亘って設置された前記ゲート電極とを備える縦型のMIS部であって、

前記ベース層の少なくともいずれかと前記オフセット領域が電気的に接続されていることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項15】 請求項9ないし14のいずれかにおいて、前記ソース層に接続されたソース電極が、前記ドレイン層に向かって延長されたフィールドプレート型ソース電極であることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項16】 請求項9ないし15のいずれかにおいて、前記ドレイン層に接続されたドレイン電極が前記MIS部に向かって延長されたフィールドプレート型ドレイン電極であることを特徴とする高耐圧MIS電界効果トランジスタ。

【請求項17】 請求項9ないし16のいずれかにおいて、前記ドレイン層は、前記ウェル領域と該ドレイン層の端部が接続するように形成されたブレイクダウン型のドレイン層であることを特徴とする高耐圧MIS電界効

果トランジスタ。

【請求項18】 請求項9ないし17のいずれかにおい て、前記ドレイン層の下方に第1導電型の高濃度埋込層 が形成されていることを特徴とする高耐圧MIS電界効 果トランジスタ。

【請求項19】 請求項9ないし18のいずれかにおい て、前記ドレイン層を中心に前記ソース層が略同心円状 に形成されていることを特徴とする高耐圧M I S電界効 果トランジスタ。

【請求項20】 第1導電型の半導体基板上に形成され 10 た第2導電型のウェル領域と、

このウェル領域の一端に、第1導電型のベース層、この ベース層内に形成された第2導電型のソース層、および このソース層から前記ウェル領域に亘って絶縁ゲート膜 を介して設置されたゲート電極を具備するMIS部と、 前記ウェル領域の他端に形成された第2導電型のドレイ ン層を具備するドレイン部とを有し前記ドレイン部を中 心として前記M I S部が略同心円状に形成された高耐圧 MIS電界効果トランジスタであって、

前記MIS部とドレイン部とに亘る前記ウェル領域の少 20 なくとも1部は、前記MIS部とドレイン部との距離に 基づき所定の耐圧を確保可能な耐圧確保領域であり、こ の耐圧確保領域の電位を前記ウェル領域に伝達可能な電 位伝達手段を有することを特徴とする高耐圧MIS電界 効果トランジスタ。

【請求項21】 請求項20において、前記電位伝達手 段は、前記耐圧確保領域の電圧が印加されたフィールト プレートであることを特徴とする高耐圧M I S電界効果 トランジスタ。

【請求項22】 請求項1ないし21のいずれかに記載 30 の高耐圧MIS電界効果トランジスタが、論理回路を構 成可能なバイポーラトランジスタまたはMIS電界効果 トランジスタの少なくともいずれかの構成された基板に 形成されていることを特徴とする半導体集積回路装置。

【請求項23】 請求項1ないし21のいずれかに記載 の高耐圧M I S電界効果トランジスタが、デジタル回路 およびアナログ回路の少なくともいずれかを構成する第 1 導電型のMIS電界効果トランジスタと同一基板に形 成されており、前記ウェル領域と該MIS電界効果トラ ンジスタを構成する第2導電型のウェル層が共通して形 40 成されていることを特徴とする半導体集積回路装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、MIS電界効果トラン ジスタの構成に関し、特に、高耐圧を目的としたMIS 電界効果トランジスタの構成に関するものであり、さら に、この高耐圧M I S電界効果トランジスタを備えた半 導体集積回路装置に関するものである。

#### [0002]

IS電界効果トランジスタの構成を示してある。図19 に示す高耐圧MIS電界効果トランジスタは、2重拡散 方式を用いて製造されたMOSFETであり、ゲート直 下の電流が半導体基板内を縦方向に流れるため、縦型D MOSと呼ばれるものである。また、図20に示す高耐 圧MSI電界効果トランジスタは、図19と同じく2重 拡散方式で製造されたMOSFETであるが電流がゲー ト直下において半導体基板内を横に流れるため、横型D

【0003】図19に示す縦型DMOSはディスクリー ト素子として有用な構造であり、裏面にドレイン電極1 3が設置されたn+型のドレイン層9にn-型のエピタ キシャル層(以下、エピ層という)20が形成され、こ のエピ層20の表面に複数のp型のベース層3およびそ の中に形成された n+ 型のソース層8を備えている。

MOSまたはリサーフ型と呼ばれるものである。

【0004】従って、1対となったソース層8からベー ス層3を介してエピ層20に亘ってゲート電極を設置す ることにより、縦型の素子が形成される。このため、こ の縦型DMOSにおいては、逆バイアス電圧が印加され ると、空乏層が縦方向に伸び、十分な耐圧を保持するた めには、エピ層20の不純物濃度を低くして、厚みを十 分確保してやれば良い。

【0005】一方、図20に示す横型DMOSは、p-型の基板1を用いて形成され、その表面にp型のベース 層3およびこのベース層3内に形成されたn<sup>+</sup> 型のソー ス層8を備え、これと対峙して同じく表面に n+ 型のド レイン層9を備えている。そして、ドレイン層9とベー ス層3とは n-型のオフセット層18により接続されて おり、ソース層8からベース層3を介してオフセット層 18に亘ってゲート電極7が設置されいてる。従って、 逆バイアス電圧が印加すると空乏層がオフセット層18 内を横に伸びるため、耐圧を保持するためには、オフセ ット層18を長く確保してやれば良い。

## [0006]

【発明が解決しようとする課題】近年、数百V以上の耐 圧と、数A程度の高電流出力とを持つパワーMOSFE Tと、5V程度の低電圧で作動する制御回路部とを1チ ップ化するパワーICの開発が盛んに行なわれており、 特開昭63-314869に開示されているようにスイ ッチング電源用のICとしては、すでに実現されている ものもある。

【0007】しかし、このようなパワーICを低コスト で実現するためには、チップサイズの縮小が不可欠であ る。従って、パワーICにおいて大きな面積を占めるパ ワーMOSFET部をいかに小さくするかが重要が問題 であり、さらに、このパワーMOSFET部を製造する 際に、製造工程が増加するようでは製造コストの削減は 不可能である。

【0008】上述した従来の縦型DMOSにおいては、 【従来の技術】図19および図20に、従来の高耐圧M 50 十分な耐圧を保持するためには、厚みを十分確保する必 要があり、制御回路部を構成するCMOS等の基板の厚みでは十分な耐圧を得ることが困難である。さらに、縦に電流が流れるため、素子分離を考慮する必要があり、埋め込み拡散層の形成や、エピタキシャル成長を必要とするため、工数が増加する。

【0009】一方、横型DMOSにおいては、横方向に空乏層が広がるため、基板の厚みの問題はない。しかし、必要な耐圧を確保するためには、長いオフセット層が必要であり、このオフセット層の断面積の確保が困難なことからオン時において抵抗が増加し易い。また、電 10流を横方向に流すため、高電流密度領域において、キャリアが基板表面に形成した酸化膜中に注入してホットキャリアと成りやすく、制御回路部の誤動作等を招くため、デバイスの信頼性を確保することが困難である。

【0010】また、横型DMOSにおいては、ソースとドレイン間に厚さ数千Å程度のフィールド酸化膜が一般に形成されることが多く、この場合は、その両端にあたるいわゆるバーズピークと呼ばれる部分にフィールド酸化膜形成時の残留応力が集中し、結晶欠陥が生成され易いという問題もある。さらに、バーズピークに窒化物が20堆積したいわゆるホワイトリボンが発生し、これによってゲート酸化膜の耐圧が著しく低下することも考慮されるべきである。そして、フィールド酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面には、ゲート酸化膜とシリコンとの界面と比較し、界面電荷量が多いことが知られており、この界面電荷量が多い場合は耐圧特性が劣化するという問題もある。

【0011】そこで、本発明においては、上記の問題点に鑑みて、縦型DMOSおよび模型DMOSの長所を取り入れた、CMOS等の制御回路部を構成する素子と同 30 じ基板に搭載可能で、信頼性が高く、十分な耐圧を有する高耐圧MIS電界効果トランジスタを実現することを目的としている。

### [0012]

【課題を解決するための手段】上記課題を解決するために、本発明においては、縦型のMIS部とこれに続き横方向にドレイン層まで広がったウェル領域とにより高耐圧MIS電界効果トランジスタを構成し、さらに、ウェル領域上に第2のベース領域を設けるようにしている。すなわち、本発明に係る高耐圧MIS電界効果トランジ 40スタは、第1導電型の半導体基板上に形成された第2導電型のウェル領域と、このウェル領域の一端に形成された第2導電型のウェル領域と、このウェル領域の一端に形成された第2導電型のソース層、この第1ベース層内に形成された第2導電型のソース層、およびこの1対のソース層に亘って絶縁ゲート膜を介して設置されたゲート電極を具備するMIS部と、前記ウェル領域の他端に形成された第2導電型のドレイン層を具備するドレイン部とを有するものであって、さらに、MIS部とドレイン部とに亘ってウェル領域の表面に第1導電型の第2をアススを表してフェルルド群化階域が表面に第1

とを特徴としている。

【0013】さらに、ドレイン層は、ウェル領域とドレ イン層の端部が接続するように形成されたブレイクダウ ン型のドレイン層であることが望ましく、また、ドレイ ン層の下方に第1導電型の高濃度埋込層を形成すること も有効である。MIS部としては、ソース層およびドレ イン層に略30Vの逆バイアス電位が印加されると、1 対のベース層からウェル領域に空乏層が広がる高耐圧M IS部を用いることが有効である。ソース層に接続され たソース電極としては、第2ベース層上のフィールド酸 化膜上に略5μm以上延長されたフィールドプレート型 ソース電極を、また、ドレイン層に接続されたドレイン 電極としては、第2ベース層上のフィールド酸化膜上に 略5μm以上延長されたフィールドプレート型ドレイン 電極を用いることが望ましい。また、第2ベース層の不 純物濃度を、第1ベース層の不純物濃度に比して低くす ることが有効である。

6

【0014】さらに、このような高耐圧MIS電界効果トランジスタの平面構造としては、ドレイン層を中心に第2ベース層およびソース層が略同心円状に形成されてものが望ましく、第2ベース層は、ウェル層がフィールド酸化膜に対し露出した少なくとも1箇所の露出部分を備えていても良い。

【0015】また、フィールド酸化膜による影響を積極的に削減し、高耐圧の素子を形成する手段としては、第1導電型の半導体基板上に形成された第2導電型のウェル領域と、このウェル領域の一端に、第1導電型のベース層、このベース層内に形成された第2導電型のソース層、およびこのソース層から前記ウェル領域に亘って絶縁ゲート膜を介して設置されたゲート電極を具備するMIS部と、ウェル領域の他端に形成された第2導電型のドレイン層を具備するドレイン部とを有する高耐圧MIS部と、ウェル領域の表面上の少なくとも1部にゲート絶縁膜を介して導電領域を設置することが望ましい。プロセス的には、この導電領域はボリシリコンを用いて形成することより容易に導入することが可能である。

【0016】また、MIS部とドレイン部とに亘るウェル領域の表面の少なくとも1部に第1導電型のオフセット領域を形成することも有効であり、オフセット領域の少なくとも1部は、ゲート電極の下部に形成することが望ましい。さらに、ウェル領域を低抵抗化する面では、オフセット領域は少なくとも2以上のオフセット島領域を備えていることが望ましい。

のソース層に亘って絶縁ゲート膜を介して設置されたゲート電極を具備するMIS部と、前記ウェル領域の他端に形成された第2導電型のドレイン層を具備するドレイン部とを有するものであって、さらに、MIS部とドレイン部とに亘ってウェル領域の表面に第1導電型の第2 セット領域が電気的に接続することも有効である。そし、ベース層を介してフィールド酸化膜が形成されているこ 50 て、これらの高耐圧MIS電界効果トランジスタに対し

10

てソース層に接続されたソース電極を、ドレイン層に向かって延長されたフィールドプレート型ソース電極とするか、またドレイン層に接続されたドレイン電極をMIS部に向かって延長されたフィールドプレート型ドレイン電極とすることも有効である。また、これらの高耐圧MIS電界効果トランジスタに対して、上記の同様にブレイクダウン型のドレイン層、第1導電型の高濃度埋込層を適用することも可能である。そして、ドレイン層を中心にソース層を略同心円状に形成することも有効である。

【0018】さらに、第1導電型の半導体基板上に形成 された第2導電型のウェル領域と、このウェル領域の一 端に、第1導電型のベース層、このベース層内に形成さ れた第2導電型のソース層、およびこのソース層からウ ェル領域に亘って絶縁ゲート膜を介して設置されたゲー ト電極を具備するMIS部と、ウェル領域の他端に形成 された第2導電型のドレイン層を具備するドレイン部と を有し、ドレイン部を中心としてMIS部が略同心円状 に形成された高耐圧M I S電界効果トランジスタであっ て、MIS部とドレイン部とに亘るウェル領域の少なく 20 とも1部は、MIS部とドレイン部との距離に基づき所 定の耐圧を確保可能な耐圧確保領域であり、この耐圧確 保領域の電位をウェル領域に伝達可能な電位伝達手段を 設ける高耐圧MIS電界効果トランジスタを採用するこ とも有効である。この電位伝達手段としては、耐圧確保 領域の電圧が印加されたフィールトプレートを用いるこ とが望ましい。

【0019】また、上記の高耐圧MIS電界効果トランジスタが、論理回路を構成可能なバイポーラトランジスタまたはMIS電界効果トランジスタの少なくともいず 30 れかの構成された基板に形成されていることを特徴とする半導体集積回路装置も含む。さらに、デジタル回路およびアナログ回路の少なくともいずれかを構成する第1 導電型のMIS電界効果トランジスタと同一基板に形成された場合は、高耐圧MIS電界効果トランジスタのウェル領域とMIS電界効果トランジスタを構成する第2 導電型のウェル層が共通していても良い。

### [0020]

【作用】上記のような高耐圧MIS電界効果トランジスタにおいては、逆バイアス電圧が印加されると、先ず、縦型のMIS部において、1対の第1ベース層と基板とからウェル領域に向かって空乏層が伸び、この間の電流経路がJFET効果にて遮断される。さらに、高耐圧化するために、横型DMOSと同様にウェル領域内に横方向に空乏層の広がる領域が確保される。従って、この高耐圧MIS電界効果トランジスタは、横型DMOSと同じく、2重拡散を用いて、小形で横方向に薄い素子として形成可能であり、CMOS等の制御回路部を構成する半導体素子の基板の同一基板内に形成することができる。

【0021】そして、このウェル領域内において、下部の基板および上部の第2ベース層から空乏層が伸びるため、このウェル領域内においてもJEFT効果により電流経路が遮断される。従って、ウェル領域の横方向の長さに比して高い耐圧性を維持でき、横型DMOSにおいてオン抵抗の増加が問題となる程ウェル領域の長さを確保する必要はない。なお基板の不純物濃度が低いため、第2ベース層の不純物濃度を第1ベース層よりも低くして空乏層の広がりを均一化すると、この領域でのJFET効果が効率良く得られる。

8

【0022】さらに、オン時において電流経路となるウェル領域の表面には、第2ベース層が形成されているので、フィールド酸化膜内のホットエレクトロンの発生も抑制され、信頼性の向上が図られる。また、フィールド酸化膜のバーズピークの影響、界面電荷量の影響も抑制される。

【0023】ウェル領域とドレイン層の端部が接続するように形成されたブレイクダウン型のドレイン層を採用する場合は、ウェル領域とドレイン層の接続部に電界が集中するため、ブレイクダウンのボイントをドレイン側に設定することができ、ゲートおよびソース側、すなわち、MIS部の耐圧性、耐サージ性および信頼性が向上される。従って、制御回路部への影響が大きいMIS部の信頼性が確保できることから、この高耐圧MIS電界効果トランジスタを用いた集積回路装置の信頼性の向上を図ることができる。また、ドレイン層の下方に第1導電型の高濃度埋込層を形成しても、ドレイン層側で電界の集中するボイントが形成されるため、ブレイクダウンのボイントをドレイン側に設定でき、上記と同じ効果が得られる。

【0024】一方、ソース電極としてフィールドプレート型ソース電極を、また、ドレイン電極とフィールドプレート型ドレイン電極を用いることにより、それぞれの層の端部に集中し易い電界を緩和でき、本高耐圧MIS電界効果トランジスタの耐圧をさらに向上させることが可能である。

【0025】このような高耐圧MIS電界効果トランジスタの平面構造として略同心円状の構造を採用する場合、各層の端部の処理が不要となり、工程的にも、設計的にも容易化が図られる。また、ウェル領域が第2ペース層から露出した部分を形成すると、電流経路の断面積を増加できるため、オン抵抗の低下を図ることができる。一方、逆バイアス電圧が印加される際は、第2ペース層から露出部分へも空乏層が広がるため、ピンチオフされ、耐圧の低下はほどんどない。

【0026】また、フィールド酸化膜に代わりMIS部とドレイン部とに亘るウェル領域の表面上の少なくとも 1部にゲート絶縁膜を介して導電領域を設置することより、製造時のイオンの可動を抑制することが可能とな

50 り、さらに、この導電領域の上部にフィールド酸化膜が

積層される場合であっても、フィールド酸化膜中のイオンがゲート酸化膜中へ拡散することを防止することができる。また、シリコンの表面上にバーズピークが形成されないため、結晶欠陥、ホワイトリボンの発生も抑制可能である。従って、ウェル領域表面のリーク電流の発生が抑制され、高耐圧のMIS電界効果トランジスタとすることができる。

【0027】また、第1導電型のオフセット領域を形成することにより、このオフセット領域とウェル領域とのPN接合部分から空乏層が伸び、上記と同様にJFET 10効果を得ることが可能となる。従って、ピンチオフの形成が容易となるので、ウェル領域の濃度を高く設定することができ、高耐圧で低抵抗のMIS電界効果トランジスタをすることが可能となる。そして、オフセット領域の少なくとも1部を、ゲート電極の下部に形成する場合は、ゲート電極直下の電界緩和が図られ、さらに耐圧の向上を図ることが可能である。また、島状のオフセット島領域を設けると、ウェル領域において不純物濃度の高いウェル領域の表面の比率の増加を図ることが可能であり、ウェル領域を低抵抗化し、高耐圧、低抵抗のMIS 20電界効果トランジスタを実現することができる。

【0028】また、縦型のMIS部を導入することも可能であり、これらのベース層の少なくともいずれかとオフセット領域を電気的に接続することにより、積極的にオフセット層の電位を制御して、JFET効果を得、高耐圧のMIS電界効果トランジスタとすることもできる。さらに、フィールドプレート型ソース電極、あるいはフィールドプレート型ドレイン電極を導入することにより、ソース層、あるいはドレイン層回りの電界集中を緩和し、さらに高い耐圧特性を得ることもできる。

【0029】また、ウェル領域の表面電位を積極的に制御することによって、より短い距離で所定の耐圧特性を得、導通時には低抵抗とすることも可能である。すなわち、ウェル領域の一部に所定の耐圧性能がソース層とドレイン層との距離に基づき得ることが可能な耐圧確保領域を設け、この耐圧確保領域の電位をその他のウェル領域の表面に印加することにより、その他のウェル領域の電界分布を制御でき、ソース層とドレイン層との距離が短くとも耐圧確保領域と同様の耐圧特性を得ることができる。一方、導通時は、耐圧確保領域以外のその他のウェル領域においては、ソース層とドレイン層との距離が短いため、抵抗を低くすることができる。従って、高耐圧、低抵抗のMIS電界効果トランジスタを実現することができる。

【0030】上記のような高耐圧MIS電界効果トランジスタは、論理回路を構成可能なバイボーラトランジスタまたはMIS電界効果トランジスタと同じ基板内に形成することが可能であり、高耐圧のスイッチング特性と、高い信頼性の制御回路部とを1つの基板で実現することができる。さらに、高耐圧MIS電界効果トランジ

スタのウェル領域と、制御回路を構成するMIS電界効果トランジスタの第2導電型のウェル層を共通して形成することができるため、さらに、工程的なメリットを得ることもできる。

10

[0031]

【実施例】以下に図面を参照して、本発明の実施例を説明する。

【0032】 (実施例1) 図1に本発明の実施例1に係 る高耐圧MOSFETの平面構造および断面構造を示し てある。 先ず、 図1 (b) に示す断面図に基づき本高耐 圧MOSFETの構造を説明する。80Ω・cm程度の p-型シリコン基板1の表面に、表面の不純物濃度が2 ×1016 c m-3程度で深さが6 μ m程度のn型のウェル 層2が形成されている。 ウェル層2の内部には、 さら に、左側にMOS部25が、また、右側にドレイン部2 6が形成されている。MOS部25には、チャンネル形 成層となる1対でp型の第1ベース層3が形成されてお り、その表面濃度は1×10<sup>17</sup> c m<sup>-3</sup>程度で、深さは 1. 5µm程度である。第1ベース層3の内部にはさら にn<sup>+</sup> 型のソース層8とp<sup>+</sup> 型のベースコンタクト層1 0がそれぞれ形成されており、1対であるソース層8同 士に、第1ベース層3とウェル層2に亘って厚さ数百Å のゲート酸化膜6を介したゲート電極7が設置されてい る。さらに、ソース層8およびベースコンタクト層10 にはソース配線12が接続されており、このソース配線 12は後述するドレイン層9の方に向かって絶縁膜11 上に5μm以上突き出たフィールドプレート部12aを 備えている。従って、MOS部25においては、ソース 層8と第1ベース層3とが2重拡散構造になっており、 30 従来の総型DMOSのチャンネル部と同じ構造となって いる。また、ソース層8端部の電界が緩和され高耐圧構 造となっている。

【0033】一方、ウェル層2の右側に形成されるドレイン部26においては、ウェル層2の表面にn<sup>+</sup>型のドレイン層9が形成されており、このドレイン層9にドレイン配線13が接続されている。このドレイン配線13のMOS部25の側は、ソース配線12と同様に絶縁膜11の上に突き出たフィールドプレート部13aとなっている。従って、ドレイン層9のソース層8側の端部の電界は緩和され、高耐圧の構造となっている。

【0034】本高耐圧MOSFETにおいては、さらに、ウェル層2の表面に第1ベース層3とドレイン層9に亘ってp型の第2ベース層4が形成されている。この第2ベース層4は、表面濃度が $5\times10^{16}$  c m $^{-3}$ 程度で、深さが $1\mu$ m程度である。そして、この第2ベース層4が厚さ約 $1\mu$ m程度のフィールド酸化膜5によって覆われ、さらに、これらの上に絶縁膜11が形成されている。

と、高い信頼性の制御回路部とを1つの基板で実現する 【0035】このような構造の高耐圧MOSFETの平 ことができる。さらに、高耐圧MIS電界効果トランジ 50 面構造は、図1(a)に示すように、同心円状の構造で あり、ドレイン層9を中心として、その外側に第2ペー ス層4、第1ベース層3、ソース層8、ゲート電極7が 順次形成されている。このような同心円状の構造を採用 すると、チャンネルの幅方向、すなわち、ソース層およ びゲート電極に沿った方向の各層の端部を処理する必要 はなく、設計が容易であり、同時に、製造過程における 端部の処理工程の削減を図ることも可能となる.

【0036】次に、図2および図3の断面図に基づき、 本高耐圧MOSFETの動作を説明する。図2は、オン 時の電子の流れ27を示している。上記の構造のMOS 10 FETにおいては、閾値電圧は略1Vであり、あるドレ イン電圧下においてゲート電極7に略5Vを印加する と、第1ベース層3の表面が反転して流れ27に示すよ うにキャリアである電子がウェル層2に流れ出す。これ らの電子は典型的な縦型DMOSと同様にまず下向きに 流れ出し、次にウェル層2に沿って横向きの流れとな る。そして、ドレイン層9に達し吸収される。本例にお いて着目すべき点の1つは、この電子の流れる経路が第 1ベース3および第2ベース4に覆われていることであ って、このため、キャリアである電子が酸化膜5に接す 20 ることはない。従って、大電流を流した場合であって も、電子がフィールド酸化膜5に注入されてホットエレ クトロン化することはなく、他の論理回路に影響を与え ることはない。

【0037】図3は、オフ時の様子を示してある。 ゲー ト電極7、ソース層8、第1ベース層3、第2ベース層 4、さらに基板1を低電圧として、ドレイン層9を高電 圧とすると、逆バイアス電圧が印加された状態となる。 この場合、図3に一点鎖線で示すように第1ベース層 3、第2ベース層4、さらに基板1とウェル層2とのP 30 N接合に空乏層28が広がり、電界がかかる。従って、 先ず、第1ベース層3と基板1から広がる空乏層28を 考慮すると、ゲート電極7の下方のウェル層2の内部が ピンチオフ29aし、JEFTと同様に電子の流れる経 路が遮断される。

【0038】さらに、第2ベース層4と基板1から広が る空乏層28を考慮すると、第2ベース層4下のウェル 層2の内部がピンチオフ29bし、ここにおいても、J FETと同様に電子の流れる経路が遮断される。従っ て、逆バイアス電圧が印加されるとウェル層2の内部に てJFET効果により電流経路が遮断されるため、従来 の横型DMOSで耐圧を保持するために必要であった長 く、低濃度のオフセット層とする必要がなく、ウェル層 2の濃度を比較的高く設定することが可能となる。

【0039】すなわち、上記の2つのJFETにより電 界が緩和されるため、本例の高耐圧MOSFETでは、 高耐圧と低オン抵抗化による高電流出力の両立を図るこ とが可能となる。なお、第2ベース層4の下のJFET 効果を効率良く得るためには、ピンチオフのバランスを 保持する必要があり、第2ベース層4の不純物濃度を第 50 る。従って、ゲート電極7およびソース層8、すなわ

12 1ベース層3のそれより若干低く設定することが望まし 11

【0040】このように、本例の高耐圧MOSFET は、従来の横型DMOSと同様に横方向に耐圧区間を形 成することできるため、基板の厚さをそれ程必要とせ ず、制御回路等を形成するCMOS、バイポーラトラン ジスタ等の基板と同程度の厚さで十分な耐圧をえること ができる。そして、横型DMOSで問題であったオン抵 抗の増加、および、ホットエレクトロンの発生という課 題も解決できる。従って、図4および図5に示すよう に、低耐圧の制御回路部30と上記の構成の高耐圧MO SFET部31とを同一基板上に形成することが可能と なる。

【0041】図4は、p型ウェル16に形成されたnチ ャンネル型MOSと、n型ウェル17に形成されたpチ ャンネル型MOSとからなるCMOSにより低耐圧制御 回路部30が形成され、これと上述した高耐圧MOSF ET31が1チップ化された半導体集積回路装置の断面 を示している。勿論、CMOSではなく、バイポーラト ランジスタあるいはBiCMOSにて低耐圧制御回路部 30を構成することも可能である。

【0042】図5は、同じく、CMOSにより低耐圧制 御回路部30が構成され、高耐圧MOSFET31と1 チップ化された半導体集積回路装置の断面を示している が、本回路装置においては、n型ウェル17と高耐圧M OSFET31を構成するウェル層2が同時に形成され たものである。このように、本例の高耐圧MOSFET 31を用いて1チップ化した半導体集積回路装置におい ては、高耐圧用のウェルと、低耐圧の制御回路部のウェ ルとを同時に形成することができ、チップの製造工程を 短縮することが可能である。

【0043】〔実施例2〕図6に本発明の実施例2に係 る高耐圧MOSFETの平面構造(図6(a))および 断面構造(図6(b))を示してある。本例も図1の実 施例1に係る高耐圧MOSFETと同様にウェル層2、 MOS部25、ドレイン部26を備えており、構造およ び動作はほとんど同じである。従って、共通する部分に おいては、同じ符号を付して説明を省略する。本実施例 において着目すべき点は、先ず、断面構造で図6

(b)) においては、ウェル層2がドレイン層9の直下 にはないことである。また、平面構造(図6(a))に おいては、第2ベース層4に、ウェル層2が露出した露 出部分36が複数形成されていることである。

【0044】断面構造に着目すると、本例においては、 ウェル層2がドレイン層9直下にはなく、ウェル層2と ドレイン層9とはドレイン層9のソース層8側の端部に おいて接続されている。従って、ウェル層2のドレイン 層9側近傍において電界が集中し易くなるため、ブレイ クダウンポイント35がドレイン層9直下に形成され

ち、MOS部25の耐圧特性は向上され、耐電圧はもち ろん、サージに対しても強い構造となる。従来のDMO Sの構成では、ゲート電極7とソース層8との耐圧を保 持することが困難であったが、本例のように、ドレイン 層9側にブレイクダウンポイント35を設定することに より、MOS部25は略30V以上のソース・ドレイン 逆バイアス電圧が印加された際でも空乏層が広がり、高 耐圧を維持することができる。従って、同一基板上に形 成されると、制御側に影響を及ぼし易いMOS部25の 信頼性を向上することも可能となり、CMOS等で構成 10 される低耐圧の制御回路と同一基板に形成し易い高耐圧 のMOSFETを実現することができる。

【0045】平面構造に着目すると、第2ベース層4に ウェル層2がはみ出した領域、すなわち、ウェル層2が フィールト酸化膜5に露出した領域36が形成されてい

【0046】これにより、導通時のウェル領域2の断面 積が増加されるため、オン抵抗をさらに低減でき、高電 流出力化を図ることができる。一方、逆バイアス電圧が 印加された場合は、露出部分36を挟む第2ペース層4 20 から空乏層が広がり、実施例1と略同様にJEFT効果 を得ることができるので、耐圧特性の劣化は少ない。

【0047】〔実施例3〕図7に本発明の実施例3に係 る高耐圧MOSFETの平面構造(図7(a))および 断面構造(図7(b))を示してある。本例も図1の実 施例1に係る高耐圧MOSFETと同様にウェル層2、 MOS部25、ドレイン部26を備えており、構造およ び動作はほとんど同じである。従って、共通する部分に おいては、同じ符号を付して説明を省略する。本実施例 において着目すべき点は、断面構造(図7(b))にお 30 いて、ドレイン層9の直下の下方にp'型の埋め込み層 14が形成されていることである。また、この埋め込み 層14を形成するために、基板1の上部には、p-型の エピタキシャル成長層15が形成される。本例において は、埋め込み層14の上部に電界が集中することとなる ため、ドレイン層9の直下がブレイクダウンポイントと なる。従って、実施例2と同様にMOS部25の耐圧特 性が向上でき、耐電圧およびサージに対しても強い構造 が実現できる。

【0048】 〔実施例4〕 図8に、本実施例に係る高耐 圧MOSFETの断面構造を示してある。本例の高耐圧 MOSFETは、80Ω・c m程度のp-型のシリコン 基板1に表面濃度2×10<sup>16</sup> c m<sup>-3</sup>程度で、深さが6μ m程度のn型のウェル層2が形成されている。このウェ ル層2の内側の表面に、さらに、表面濃度が1×10<sup>17</sup> cm-3程度のp型のベース層3、およびこのベース層3 の内側の表面に n型のソース層8が形成されている。 そ して、ウェル層2の表面は略全体に亘て厚さ数百Åのゲ ート酸化膜6によって覆われ、さらに、このゲート酸化 膜6を介してソース層8の端からベース層3の表面を通 50 を省略する.本例の高耐圧MOSFETにおいて着目す

14

ってウェル層2の表面にポリシリコン製のゲート電極7 が設置されている。ここで、ベース層3とソース層8は 二重拡散構造であり、ゲート電極7の下には、ゲート電 極7に印加される電圧によってチャンネルが形成される MOS部25となっている。

【0049】ウェル層2の内部で、MOS部25と対峙 する表面に、さらに、n型のドレイン層9が形成されて おり、ドレイン部26が構成されている。なお、MOS 部25には、ソース配線12が接続され、ドレイン部2 6にはドレイン配線13が接続されている。

【0050】そして、本例のMOSFETにおいて着目 すべき点は、MOS部25とドレイン部26にわたり、 ウェル層2の表面にゲート酸化膜6を介してポリシリコ ン層41が形成されていることである。このポリシリコ ン層41は導電体であり、製造時にイオンが動いてゲー ト酸化膜に堆積することを防止できる。同時に、このポ リシリコン層41を導入することにより、LOCOS等 のフィールド酸化膜がシリコン表面に形成されることが なく、バーズピークにおける結晶欠陥、ホワイトリボン の影響を遮断することが可能となる。

【0051】このような本例のMOSFETに逆バイア スが印加されると、空乏層はp型のベース層3とウェル 層2とのPN接合部、およびシリコン基板1とウェル層 2とのPN接合部から広がる。そして、ウェル層2とシ リコン基板1の不純物濃度が低いことから、これらの領 域に空乏層は多く広がる。数百V以上の逆バイアスが印 加されると、空乏層はポリシリコン層41の直下に広が り、ポリシリコン層41の直下に電位分布が生ずる。従 って、ポリシリコン層41の直下のウェル層2の表面に **積層欠陥が多く、あるいは、界面電荷が多いと、リーク** 電流が生じ、耐圧特性が劣化する。しかし、本例におい ては、まず、バーズピークが生成されていないことから 結晶欠陥、すなあち、積層欠陥の量は少なく、また、ポ リシリコン層41によって製造時におけるイオンの移動 が妨げられていることから界面電荷の量も少ない。従っ て、リーク電流の発生は抑制され、高耐圧のMOSFE Tとすることができる。さらに、ポリシリコン層41に よって、その上部に積層された絶縁膜11からゲート酸 化膜6へのイオンの拡散も抑制され、界面電荷の増加は 少なく、この面からも高耐圧化が図られている。

【0052】なお、本例の高耐圧MOSFETの平面構 造は、上述した実施例と同様に、ドレイン部26を中心 に略同心円状に構成することができる。また、実施例2 あるいは3と略同様のドレイン部を採用してさらに高耐 圧化を図ることも勿論可能である。

【0053】 (実施例5) 図9および図10に、実施例 5に係る高耐圧MOSFETの断面構造を示してある。 本例のMOSFETの構造の殆どは、実施例4と同様に つき、共通する部分については、同じ符号を付して説明 べき点は、ウェル層2の表面で、MOS部25とドレイン部26との間に表面濃度が9×10<sup>16</sup>cm<sup>-3</sup>程度のp型のオフセット層42が形成されていることである。

【0054】まず、図9に示す高耐圧MOSFETにお いては、ポリシリコン層41の下部領域にオフセット層 42が形成されている。従って、このMOSFETに逆 バイアスが印加されると、ベース層3とウェル層2との PN接合部、およびシリコン基板1とウェル層2とのP N接合部に加え、オフセット層42とウェル層2とのP N接合部からも空乏層が伸びる。特に、一度オフセット 10 層42に何れかから伸びた空乏層が接触し、オフセット 層42の電位が固定されると、オフセット層42全体か ら低濃度のウェル層2に向かって空乏層が伸びる。従っ て、ウェル層2は、オフセット層42および基板1から 2つの空乏層によってピンチオフし易い状態、すなわ ち、JFETと同様に電流経路を遮断でき、高耐圧とす ることができる。このため、ウェル層2としては、不純 物濃度を上げても所定の耐圧を得ることが可能となるの で、不純物濃度を上げて導通時の低抵抗化を図ることが 可能となる。このように、本例に係るMOSFETは、 高耐圧であると同時に低抵抗化を図ることが可能なもの である。もちろん、実施例4と同様に、ウェル層表面に リーク電流の発生は少なく、この面においても同様に高 耐圧なMOSFETである。

【0055】また、図10に示すMOSFETにおいては、オフセット層42がポリシリコン製のゲート電極7直下まで延長されている。従って、ゲート電極7直下に発生する電界集中を緩和することが可能であり、さらに耐圧特性を高くすることが可能となる。

【0056】なお、ポリシリコン層41に所定の電位を・30 印加することにより、オフセット層42の電位を積極的 に制御し、ピンチオフの発生するバイアス電圧を制御す ることももちろん可能である。

【0057】〔実施例6〕図11に、本実施例に係る高耐圧MOSFETの断面構成を示してある。本例のMOSFETの構成は、実施例4に示したMOSFETと略同様であるので、共通する部分については同じ符号を付して説明を省略する。本例のMOSFETにおいて着目すべき点は、実施例5と同様にp型のオフセット層がウェル層2の表面に形成されていることであり、さらに、このオフセット層が島状に分離された3つの島状オフセット層42.1~42.3によって構成されていることである。本例の島状オフセット層42.1~42.3 は、実施例5のオフセット層と同様にp型の拡散層であり、逆バイアス時においてこれらのオフセット層42.1~42.3から伸びた空乏層がピンチオフする点で、実施例5に係るMOSFETと同様に、高耐圧のMOSFETである。

【0058】さらに、本例にMOSFETにおいては、 ため、オフセット層42の電位は、ソース電位に制御さ オフセット層42.1~42.3が島状に分離されてい 50 れ、オフセット層42の下部においてもピンチオフが形

ることからそれぞれのオフセット層42.1~42.3 の間にウェル層2の表面が存在していることが特徴とな る。すなわち、例えば、ウェル層2がイオン注入後に熱 拡散によって形成される場合は、不純物濃度はウェル層 2の表面が最も高くなる。従って、オフセット層を島状 とすることにより、この濃度の高い表面を残すことがで きるので、ウェル層2の不純物濃度は全体として高く、 このため、ウェル層2の抵抗値が減少する。このよう に、オフセット層を島状オフセット層42.1~42. 3によって構成することにより、高耐圧でさらに低抵抗 のMOSFETを形成することが可能である。イオン注 入によらずにウェル層2を形成する場合、例えば、エピ タキシャル成長を用いた場合であっても、ドープされた リンは表面にパイルアップするため、やはりウェル層2 の表面を残すことにより高濃度化を図ることができる。 このように、本例にMOSFETにおいては、実施例5 において説明したようにJFET効果の導入によって低 抵抗化が図られるのに加えてさらに、不純物の濃度を高 くすることができ、高耐圧低抵抗のMOSFETを実現 することができる。また、逆バイアス電圧が印加される と、これらの島状オフセット層42.1~42.3から 相互に空乏層が伸び、オフセット層42.1~42.3 の間のウェル層2には空乏層が広がり、耐圧を確保する ことが可能となる。また、ウェル層2の表面には実施例 4と同様に積層欠陥、界面電荷が少ないため、リーク電 流の発生は非常に少ない。

16

【0059】なお、本例においては3つの島状オフセット層42.1~42.3を用いているが、3つではなく、2つ、あるいは4以上であってももちろん良い。また、ポリシリコン層41によって、これらの島状オフセット層42.1~42.3の電圧を積極的に制御することも可能である。

【0060】〔実施例7〕図12に、実施例7に係る高耐圧MOSFETの断面構成を示してある。本例のMOSFETの構成も、実施例4に示したMOSFETと略同様である。従って、共通する部分については、同じ符号を付して説明を省略する。さらに、本例のMOSFETにおいて着目すべき点は、MOS部25が、実施例1と同様に、1対のベース層3およびソース層8が形成された縦型のMOS部となっていることである。従って、実施例1と同様に、逆バイアスが印加されると、先ず縦型MOS部25においてピンチオフとなり、電流経路が遮断される。また、ゲート電極7の両端部直下にソース層4が存在していることから、ゲート電極7の端部の電界緩和が図られており、高耐圧である。

【0061】さらに、本例もMOSFETにおいては、これも実施例1と同様に、オフセット層42が縦型MOS部25の一方のベース層3と一体となっている。このため、オフセット層42の電位は、ソース電位に制御され、オフセット層42の下部においてもピンチオフが形

成され、高耐圧とすることができる。また、逆バイアス 時のブレークダウンポイントをドレイン部26側に設定 することも可能となり、実施例2あるいは実施例3と同 様のドレイン構造を採用することにより、さらに、耐圧 特性を上昇させることが可能である。

〔実施例8〕図13ないし図16に、実施例8に係る高 耐圧MOSFETの断面構成を示してある。本例のMO SFETは、実施例4ないし7において説明した構成の MOSFETに係るものであり、共通する部分について は同じ符号を付して説明を省略する。これらの本例のM 10 OSFETにおいては、すべてソース配線12、あるい はドレイン配線13を構成するA1配線が、ソース配線 12においてはドレイン部26側に延長されフィールド プレート12aが形成され、また、ドレイン配線13に おいてはMOS部25側に延長されフィールドプレート 13aが形成されている。従って、本例に係るMOSF ETにおいて、ソース層8近傍、およびドレイン層9近 傍の最も電界が集中し易い部分の電界集中が緩和されて おり、耐圧破壊が防止された、すなわち、高耐圧のMO SFETが実現されている。もちろん、ソース配線1 2、あるいはドレイン配線13のみにフィールドプレー トが形成されて場合であっても、それぞれの層近傍の電 界集中が緩和されるので、高耐圧化を図ることが可能で

【0062】〔実施例9〕図17および図18に、本実施例に係る高耐圧MOSFETの平面構成および断面構成を示してある。本例のMOSFETは、実施例7と同様に、MOS部25は縦型のMOS部であり、オフセット層42の電位はMOS部25側においてソース電位に固定されている。従って、実施例7と共通する部分につ 30いては、同じ符号を付して説明を省略する。

【0063】本例のMOSFETにおいて着目すべき点は、オフセット層42の電位を5枚のフィールトプレート45.1~45.5によって積極的に制御していることである。すなわち、本例のMOSFETにおいては図17にて判るように、ドレイン部26を中心として略同心円状にMOS部25が配置されているが、その同心円に対しドレイン部26の位置が偏っている。従って、ドレイン部26とMOS部25の距離が場所によって異なっている。断面XVIII aに示す箇所は、最もドレイン部26とMOS部25との距離が遠い部分であり、この部分はその間のウェル層2によって所定の耐圧性能が維持されている。一方、例えば、断面XVIII aに対峙する断面XVIII bはドレイン部26とMOS部25との距離は非常に短く、この間のウェル層2の距離に基づいては耐圧性能を維持することはできない。

【0064】しかし、本例のMOSFETにおいては、 断面XVIII aに示すオフセット層42の5箇所の電位 がフィールドプレートコンタクト46.1~46.5を 介してフィールドプレート45.1~45.5に伝えら 18

れる。このフィールドプレート45.1~45.5は、 ドレイン部26の回りに同心円状に設置されているの で、断面XVIII bにおいても、フィールドプレート4 5. 1~45. 5直下のオフセット層42の電位は、L OCOS47を介して個々のフィールドプレート45. 1~45.5の電位、すなわち、断面XVIII aと同様 の電位に制御される。その結果、距離の短い断面XVII I bにおいても、所定の耐圧を維持可能なようにMOS 部25とドレイン部26との間の電位分布が制御される こととなる。従って、距離は短くとも断面XVIII aと 同様の耐圧性能を発揮することが可能である。このよう に、本例にMOSFETは、複数のフィールドプレート を用いて所定の耐圧の維持が可能なウェル層2の電位 を、他のウェル層2に印加し、そのウェル層の電位を制 御することにより、より距離の短いウェル層2であって も所定の耐圧性能を確保できるようにしている。従っ て、高耐圧でありながら、デバイス周期を縮小でき、高 集積化が可能で、さらに、導通時にはソース層とドレイ ン層との距離が短くできることから低低抗であるMOS 20 FETを実現することができる。

【0065】なお、本例においては5枚のフィールドプレートを用いて電位の伝達を図っているが、5枚である必要はなく、所定の耐圧性能が発揮できれば、1枚、あるいは2以上のフィールドプレートを用いて同様に高耐圧化、高集積化、さらに低抵抗化が可能で、論理素子と同じ基板に搭載可能なスイッチング素子を実現することができる。

[0066]

【発明の効果】以上に説明したように、本発明においては、逆バイアス電圧が印加されると、縦型のMIS部と横型DMOSと同様に延びたウェル領域内に空乏層の広がり、JFET効果により高耐圧を保持することが可能となる。従って、ウェル領域の横方向の長さに比して高い耐圧性を維持できるため、横型DMOSのオン抵抗の増加が問題となる程ウェル領域の長さを確保する必要はなく、不純物濃度の低下を図る必要もない。このように、本発明の高耐圧MIS電界効果トランジスタにおいては、高耐圧でありながら高電流出力を実現できる。そして、構造的には、横型DMOSと略同様であるため、CMOS等の制御回路を構成する素子と同一の基板に作り込むことが可能であり、工程的にもCMOS等の制御回路の素子を形成する工程と殆ど変わりはない。

【0067】さらに、本発明に係る高耐圧MIS電界効果トランジスタにおいては、電流経路となるウェル領域の表面に第2ベース層が形成されているため、キャリアは表面近傍を流れることはなく、ホットキャリア等の問題も解消されている。従って、制御回路と同一基板に形成した場合であっても、デバイスの信頼性の向上を図ることが可能である。

介してフィールドプレート45.1~45.5に伝えら 50 【0068】また、フィールド酸化膜に代わりMIS部

とドレイン部とに亘るウェル領域の表面上の少なくとも 1部にゲート絶縁膜を介して導電領域を設置することより、フィールド酸化膜による耐圧特性への影響、例えば、バーズピークによる結晶欠陥、ホワイトリボンの発生、また、界面電荷の上昇等を抑制することが可能であり高い耐圧特性を得ることができる。さらに、オフセット領域の形成、島状のオフセット島領域の形成によって、高耐圧化と同時に低抵抗化も図ることができ、高耐圧、高出力のMIS電界効果トランジスタを実現することができる。

【0069】また、フィールドプレートを用いてウェル 領域の表面電位を積極的に制御し、より短い距離で所定 の耐圧特性を得、導通時には低抵抗とし、さらにデバイ ス周期の短縮、すなわち、高集積化を図ることも可能で ある。

【0070】このように、本発明に係る高耐圧MIS電界効果トランジスタは、薄く、小形であって、制御回路等の低耐圧素子と同じ基板に構成可能なものであり、高耐圧さらに低抵抗、高電流出力を実現でき、また高集積化も実現できるものである。

【0071】そして、製造過程においては、特に、新たな工程を必要としないため、製造コストを抑制でき、さらに、CMOSあるいはBiCMOS等と1チップ化して製造されてデバイスにおいても十分な信頼性を確保することが可能となる。

## 【図面の簡単な説明】

【図1】本発明の実施例1に係る高耐圧MOSFETの 構造を示す平面図(a)、および断面図(b)である。

【図2】図1に示す高耐圧MOSFETのオン時のキャリアの流れを示す説明図である。

【図3】図1に示す高耐圧MOSFETのオフ時の状態を示す説明図である。

【図4】図1に示す高耐圧MOSFETと制御回路を構成するCMOSとが同一基板に形成された半導体集積回路装置の構成を示す断面図である。

【図5】図4と同様に半導体集積回路装置の構成であって、CMOSと高耐圧MOSFETのウェル領域が共通のものの断面図である。

【図6】本発明の実施例2に係る高耐圧MOSFETの 構造を示す平面図(a)、および断面図(b)である。

【図7】本発明の実施例3に係る高耐圧MOSFETの 構造を示す平面図(a)、および断面図(b)である。

【図8】本発明の実施例4に係る高耐圧MOSFETの 構造を示す断面図である。

【図9】本発明の実施例5に係る高耐圧MOSFETの 構造を示す断面図である。

【図10】実施例5に係る他の例としての高耐圧MOS FETの構造を示す断面図である。

【図11】実施例6に係る高耐圧MOSFETの構造を 示す断面図である。 20 【図12】実施例7に係る高耐圧MOSFETの構造を 示す断面図である。

【図13】実施例4に係る高耐圧MOSFETに実施例 8を適用した構造を示す断面図である。

【図14】実施例5に係る高耐圧MOSFETに実施例8を適用した構造を示す断面図である。

【図15】実施例6に係る高耐圧MOSFETに実施例 8を適用した構造を示す断面図である。

【図16】実施例7に係る高耐圧MOSFETに実施例 10 8を適用した構造を示す断面図である。

【図17】実施例9に係る高耐圧MOSFETの平面構成を示す平面図である。

【図18】実施例9に係る高耐圧MOSFETの断面構成を示す断面図である。

【図19】従来の縦型DMOSの構成を示す断面図である。

【図20】従来の横型DMOSの構成を示す断面図であ る.

#### 【符号の説明】

20 1··p-型の半導体基板

2··n型のウェル層

3・・p型の第1ベース層

4·・p型の第2ベース層

5・・フィールド酸化膜

6・・ゲート酸化膜

7・・ゲート電極

8・・n+ 型のソース層

9・・n+ 型のドレイン層

10・・p+型のベースコンタクト層

30 11 · · 絶縁膜

12・・ソース配線

12a・・フィールドプレート部

13・・ドレイン配線

13a・・フィールドプレート部

14・・p・型の埋め込み層

15・・p<sup>-</sup>型のエピタキシャル成長層

16··p型ウェル

17··n型ウェル

18 · · n 型のオフセット層

20··n<sup>-</sup> 型のエピタキシャル層

25··MOS部

26・・ドレイン部

28 · · 空乏層

29・・ピンチオフ領域

30 · · 低耐圧制御回路部

31··高耐圧MOSFET

35・・ブレイクダウンポイント


36・・露出部


41・・ポリシリコン層

50 42・・オフセット層


21 45・・フィールドプレート

22 46・・フィールドプレートコンタクト







【図3】




【図4】





【図5】




【図20】









【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図18】



【図19】

